Decodificador para Display de 7 Segmentos em VHDL Este artigo apresentará o desenvolvimento de um decodificador binário para display de 7 segmentos implementado em VHDL, que apresentará o valor hexadecimal no display. O projeto foi testado no ModelSim-Altera, através de um testbench. Figura 1: Bloco decodificador de 7 segmentos […]
VHDL
2 posts
