2011 – Portal FPGA para Todos

Contador de dois bits

Contador de dois bits Este artigo mostra passo a passo a construção de um contador síncrono de dois bits utilizando flip-flops; o projeto trata-se de um exemplo de entrada em modo esquemático com o uso de componentes primitivos do Quartus II, e será convertido para VHDL e simulado no ModelSim-Altera. […]

Exemplos com CPLD

Registrador Série-Paralelo (24 bits)

Registrador Série-Paralelo (24 bits) O projeto a seguir pretende aumentar a disponibilidade de pinos de saída em projetos, problema muitas vezes encontrado, por meio de um Registrador Série-Paralelo. A ideia deste exemplo surgiu a partir de um artigo da Altera® publicado sobre “Implementing the Top Five Control-Path Applications with Low-Cost, […]

Exemplos com CPLD

Recepção Serial – RS232

Recepção Serial – RS232 O projeto descrito nesse artigo tem como objetivo a implementação de um receptor serial com base no protocolo RS232, sendo um projeto complementar ao transmissor serial RS232, detalhado em outro artigo. Essa página demonstrará o exemplo de um projeto descrito em VHDL e simulado no Modelsim-Altera®, […]

Módulos Periféricos

Placa de Chaves

Placa de Chaves Figura 1 – Placa de Chaves O módulo de chaves é útil em aplicações onde é necessário entrar valores e mante-los na entrada, assim como o módulo de botões, todas as chaves estão em “pull-up” através da ponte resistiva. Descrição Geral e Princípios de Funcionamento Figura […]

Quartus II

Simulação Interativa com o ModelSim-Altera

Simulação Interativa com o ModelSim-Altera Figura 1 – Abertura do ModelSim-Altera Para simulação de projetos feitos com o programa Quartus II, usamos o software ModelSim-Altera que é instalado juntamente com o Quartus II. Este software nos proporciona simulações em forma de onda, como ilustra a Figura 2, porém há duas […]

Projetos de Usuários

Microprocessador descrito em VHDL

Microprocessador Descrito em VHDL Projeto enviado por: Pedro Augusto Ceriotti Graduando em Engenharia de Controle e Automação Universidade Federal de Santa Catarina Descrição do Projeto: Temos como objetivo final no desenvolvimento deste projeto a simulação da arquitetura de um microprocessador na linguagem de descrição de hardware VHDL, com um conjunto […]

Exemplos com FPGA

VGA para FPGA

VGA para FPGA Figura 1 – Foto do projeto. Nesta página será apresentado um método de apresentar imagens de um FPGA para um monitor através de uma porta VGA. Para tal tarefa, será feita uma breve explicação do funcionamento da sincronização VGA, um método de enviar imagens e ler ler […]

Exemplos com FPGA

Cronômetro – Placa DE0

Cronômetro – Placa DE0® O projeto apresenta a implementação de um cronômetro de minutos e segundos na placa DE0®, utilizando os displays de 7 degmentos para a vizualização. O cronômetro também utilizará três botões, um de pausa, um de reset e um para parar a contagem. Esse artigo demonstra a […]

Exemplos com FPGA

Memória RAM com Saída Temporizada

Memória RAM com Saída Temporizada – Placa DE0 O projeto a seguir tem como objetivo apresentar a saída de um memória implementada no FPGA Ciclone III presente na placa DE0 de forma periódica. O projeto fará a leitura dos endereços da memória de forma sequencial e sendo incrementada a cada […]

Exemplos com CPLD

Decodificador Duplo para Display de Sete Segmentos

Decodificador Duplo para Display de Sete Segmentos Neste projeto, expandimos o circuito do decodificador de binário para 7 segmentos estudado no artigo “Decodificador para Display de Sete Segmentos” para a exibição de dois algarismos. Para diversos algarismos, pode ser interessante um processo de multiplexação, como mostrado no artigo “Multiplexação Display […]